2022年中南林业科技大学计算机网络技术专业《计算机组成原理》科目期末试卷B(有答案)

目期末试卷B（有答案）

一、选择题

1、主存与Cache间采用全相联映射方式，Cache容量4MB，分为4块，每块lMB，主存容量256MB。若主存读/写时间为30ms，Cache的读/写时间为3ns，平均读/写时间为3.27ms，则Cache的命中率为（ ）。 A.90% B.95% C.97% D.99%

2、在全相联映射、直接映射和组相联映射中，块冲突概率最小的是（ ）。 A.全相联映射 B.直接映射 C.组相联映射 D.不一定

3、在补码加减交替除法中，参加操作的数和商符分别是（ ）。 A.绝对值的补码在形成商值的过程中自动形成 B.补码在形成商值的过程中自动形成 C.补码由两数符号位“异或”形成

D.绝对值的补码由两数符号位“异或”形成

4、在原码两位乘中，符号位单独处理，参加操作的数是（ ）。 A.原码 B.绝对值的补码 C.补码 D.绝对值

5、若x=103，y=-25，则下列表达式采用8位定点补码运算时，会发生溢出的是（ ）。 A.x+y B.-x+y C.x-y D.x-y 6、下列关于总线仲裁方式的说法中，正确的有（ ）。

I.独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的

II.计数器定时查询方式下，有，根总线请求（BR）线和一根设备地址线，若每次计数都从0开始，则设备号小的优先级高 III.链式查询方式对电路故障最敏感

IV.分布式仲裁控制逻辑分散在总线各部件中，不需要中央仲裁器 A.III，IV B. I，III，IV C. I，II，IV D.II，III，IV 7、在链式查询方式下，若有N个设备，则（ ）。 A.只需一条总线请求线 B.需要N条总线请求线

C.视情况而定，可能一条，也可能N条 D.以上说法都不对

8、冯·诺依曼型计算机的设计思想主要有（ ）。 1.存储程序 Ⅱ.二进制表示 Ⅲ.微程序方式 Ⅳ.局部性原理 A. I，Ⅲ B.Ⅱ，Ⅲ C.IⅡ，IⅣ D.I，IⅡ

9、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。该机的

MIPS数是（ ）。

A.100 B.200 C.400 D.600

10、依赖硬件的数据传送方式是（ ）。

A.程序控制 B.程序中断 C.DMA D.无

11、中断服务程序的最后一条指令是（ ）。 A.转移指令 B.出栈指令 C.中断返回指令 D.开中断指令

12、某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水，线阻塞，此时流水线的吞吐率为（ ）。 A.0.25x109条指令/秒 B.0.97x109条指令/秒 C.1.0x109条指令/秒 D.1.03x109条指令/秒

13、（ ）不是常用三级时序系统中的一级。 A.指令周期 B.机器周期 C.节拍 D.定时脉冲

14、下列寻址方式中，最适合按下标顺序访问一维数组的是（ ）。 A.相对寻址 B.寄存器寻址 C.直接寻址 D.变址寻址

15、在通用计算机指令系统的二地址指令中，操作数的物理位置可安排在（ ）。 I.一个主存单元和缓冲存储器

Ⅱ.两个数据寄存器

IⅡ.一个主存单元和一个数据寄存器 IV.一个数据寄存器和一个控制存储器 V.一个主存单元和一个外存单元

A. Ⅱ、Ⅲ、IV B.IⅡ、Ⅱ C. I、Ⅱ、Ⅲ D.I、Ⅱ、Ⅲ、V

二、填空题

16、软磁盘和硬磁盘的_______记录方式基本相同，但在_______和_______上存在较大差别。 17、存储________并按________顺序执行，这是冯诺依曼型计算机的工作原理。 18、不同的CRT显示标准所支持的最大________和________数目是不同的。

19、形成指令寻址的方式，称为指令寻址方式，有顺序寻址和_______寻址两种，使用_______来跟踪。

20、DMA控制器访采用以下三种方法：________、________、________ 21、运算器的两个主要功能是：_______，_______

22、为了解决多个_______同时竞争总线_______，必须具有_______部件。

23、主存储器容量通常以MB表示，其中M=______，B=______硬盘容量通常以GB表示，其中G =______.

24、主存储器容量通常以KB表示，其中K=______；硬盘容量通常以GB表示，其中G=______

25、不同机器有不同的_________RISC指令系统是_________指令系统的改进。

三、名词解释题

26、页式管理：

27、串行传输：

28、指令流：

29、1游程长度受限制的代码。

四、简答题

30、什么是并行处理？

31、硬连线控制器如何产生微命令？产生微命令的主要条件是哪些？

32、说明计数器定时查询工作原理。

33、什么是指令周期、机器周期和时钟周期？三者有何关系？

五、计算题

34、设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。

35、用一个时钟频率为40MHz的处理器执行标准测试程序，它所包含的混合指令数和响应所需的时钟周期见表。试求出有效的CPI、MIPS速率和程序的执行时间（假设有N条指令）。

36、某总线时钟频率为100MHz，在一个64位总线中，总线数据传输的周期是10个时，钟周期传输25个字的数据块，试问： 1）总线的数据传输率是多少？

2）如果不改变数据块的大小，而是将时钟频率减半，这时总线的数据传输率是多少？

六、综合题

37、下图为由8片2114芯片构成的4K×8位的存储器，与8位的一个微处理器相连，2114芯片为lK×4位的静态RAM芯片。试问： 1）每一组芯片组的地址范围和地址线数目。 2）4KB的RAM寻址范围是多少？ 3）存储器有没有地址重叠？

38、某程序中有如下循环代码段p：“for（int i= 0；i < N；i++）

sum+=A[i]；”。假设编译时变量sum和i分别分配在寄存器R1和R2中。常量N在寄存器R6中，数组A的首地址在寄存器R3中。程序段P起始地址为0804 8100H，对应的汇编代码和机器代码见下表。

执行上述代码的计算机M采用32位定长指令字，其中分支指令bne采用如下格式：

OP为操作码：Rs和Rd为寄存器编号：OFFSET为偏移量，用补码表示。请回答下列问题，并说明理由。

1）M的存储器编址单位是什么？

2）已知sll指令实现左移功能，数组A中每个元素占多少位？

3）表中bne指令的OFFSET字段的值是多少？已知bne指令采用相对寻址方式，当前，PC内容为bne指令地址，通过分析题表中指令地址和bne指令内容，推断出bne指令的转移目标地址计算公式。

4）若M采用如下“按序发射、按序完成”的5级指令流水线：IF（取指）、ID（译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起3个时钟周期的阻塞，则P中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令1的执行不会因为与指令5的数据相关而发生阻塞？

39、某计算机采用16位定长指令字格式，其CPU中有一个标志寄存器，其中包含进位/借位标志CF、零标志ZF和符号标志NF。假定为该机设计了条件转移指令，其格式如图所示。

其中，00000为操作码OP；C、Z和N分别为CF、ZF和NF的对应检测位，某检测位为l时表示需检测对应标志，需检测的标志位中只要有一个为1就转移，否则不转移，例如，若C=l，Z=0，N=1，则需检测CF和NF的值，当CF=l或NF=1时发生转移；OFFSET是相对偏移量，用补码表示。转移执行时，转移目标地址为（PC）+2+2×OFFSET；顺序执行时，下条指令地址为（PC）+2。请回答下列问题。 1）该计算机存储器按字节编址还是按字编址？该条件转移指令向后（反向）最多可跳转多少条指令？

2）某条件转移指令的地址为200CH，指令内容如图所示，若该指令执行时CF=0，ZF=0，NF=1，则该指令执行后PC的值是多少？若该指令执行时CF=1，ZF=0，NF=0，则该指令执行后PC的值又是多少？请给出计算过程。

3）实现“无符号数比较小于等于时转移”功能的指令中，C、Z和N应各是什么？ 4）下图是该指令对应的数据通路示意图，要求给出图中部件①~③的名称或功能说明

参考答案

一、选择题

1、D 2、A 3、B 4、B 5、C 6、B 7、A 8、D

9、C

10、C 11、C 12、C 13、A 14、D 15、B

二、填空题

16、存储原理 结构 性能 17、程序 地址

18、分辨率 颜色 19、跳跃 程序计数器

20、停止CPU访问 周期挪用 DMA和CPU交替访内 21、算术运算 逻辑运算 22、主设备 控制权 总线仲裁 23、220 8位（1个字节） 230 24、210 230 25、指令系统 CISC

三、名词解释题

26、页式管理：

一种虚拟存储器的管理方式，把虚拟存储空间和实际存储空间等分成固定容量的页，需要是装入内存，各页可装入主存中不同的实际页面位置。 27、串行传输：

是指数据的传输在一条线路上按位进行。（只需一条数据传输线，线路的成本低，适合于长距离的数据传输） 28、指令流：

在计算机的存储器与CPU之间形成的不断传递的指令序列。从存储器流向控制器。 29、1游程长度受限制的代码。

四、简答题

30、答：广义地讲，并行性有两种含义：一是同时性，指两个或多个事件在同一时刻发生；二是并发性，指两个或多个事件在同一时间间隔内发生。计算机的并行处理技术可贯穿于信息加工的各个步骤和阶段，概括起来，主要有三种形式：（1）时间并行：指时间重叠，在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一

套硬件设备的各个部分，以加快硬件周转而赢得速度。（2）空间并行：指资源重复，在并行性概念中引入空间因素，以“数量取胜”为原则来大幅度提高计算机的处理速度。（3）时间并行+空间并行：指时间重叠和资源重复的综合应用，既采用时间并行性又采用空间并行性

31、答：1.硬连线控制器依靠组合逻辑电路产生微命令；组合逻辑电路的输入是产生微命令的条件，主要有：A、指令代码B、时序信号C、程序状态信息与标志位D、外部请求信号。

32、答：计数器定时查询方式工作原理：总线上的任一设备要求使用总线时，通过BR线发出总线请求。总线控制器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备相一致时，该设备置“1”BS线，获得总线使用权，此时中止计数查询。

33、答：CPU每取出并执行一条指令所需的全部时间叫指令周期；机器周期是在同步控制的机器中，执行指令周期中一步相对完整的操作（指令步）所需时间，通常安排机器周期长度=主存周期；时钟周期是指计算机主时钟的周期时间，它是计算机运行时最基本的时序单位，对应完成一个微操作所需的时间，通常时钟周期=计算机主频的倒数。

五、计算题

34、解析：存储基元总数=64K×8位=512K位=219位。

思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。

设地址线根数为a，数据线根数为b，则片容量为2a×b=219；b=219-a。 若a=19，b=l，总和=19+1=20； 若a=18，b=2，总和=18+2=20； 若a=17，b=4，总和=17+4=21； 若a=16，b=8，总和=16+8=24；

由上可看出，片字数越少，片字长越长，引脚数越多。片字数、片位数均按2的幂变化。

通过证明也是能得出结论的，我们要最小化a+b=a+219-4。 令F（a）=a+b=a+219-4，对a求导后，得到1-ln2×a×29。

在1≤a≤l8时，F是单调递减函数，所以在这个区间最小值为F（18）=20，剩下F（19）=20。

所以得出结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线=19根，数据线=1根；地址线=18根，数据线=2根。

35、解：CPI即执行一条指令所需的时钟周期数。本标准测试程序共包含4种指令，那么CPl就是这4种指令的数学期望，故

CPl=1×60%+2×18%+4×12%+8×10%=2.24

MIPS即每秒执行百万条指令数。已知处理器的时钟频率为40MHz，即每秒包含40M个时钟周期，故

MIPS=40/CPl=40/2.24≈17.9

程序执行时间自然就等于程序包含的指令数×CP1x时钟周期的长度， 故程序执行时间=N×2.24×1/40MHz=5.6N×10-8s

36、解析：

1）根据时钟频率为100MHz，可以计算出时钟周期为10-8s，则一个总线传输周期为10-7s，也就是说，10-7s可以传送64×25bit的信息，即200B。故总线的数据传输率为200B/10-7s =2000MB/s

2）如果将时钟频率减半，可以计算出时钟周期为2×10-8s，则一个总线传输周期为2×10-7s，也就是说，2×10-7s可以传送200B的信息，故总线的数据传输率为

200B/2×10-7s =1000MB/s

六、综合题

37、解析：先由两片2114芯片构成lK×8位的芯片组，再由4个芯片组构成4K×8位的存储器。从图3-48可以看出，地址线A13~A10在图中没有出现，说明采用部分译码方式。

1）芯片组的容量为1024B，需要10根地址线（A9~A10），故地址范围为000H~3FFH。

2）根据图3-48所示的连线，各芯片组的片选端由地址线Ais、A1s进行译码。芯片组内地址线为A9~A10，A13~A10空闲，即为任意态。假设A13~A10为全0，4KB RAM的寻址范围分别是：第0组为0000H~03FFH，第1组为4000H~43FFH，第2组为8000H~83FFH，第3组为C000H~C3FFH，可见这4KB存储器的地址空间是不连续的。

演示第2组的计算过程，其他类似。

第2组的片选信号应该是10（A15、A14），接下来A13~A10为全0，剩下的全1，即1000001l11111111，十六进制为83FFH。

3）由于A13~A10没有参与译码（部分译码），因此存储器存在地址重叠现象。

38、解答：该题为计算机组成原理科目的综合题型，涉及指令系统、存储管理以及CPU三个部分内容，考生应注意各章节内容之间的联系，才能更好的把握当前考试的趋势。

1）已知计算机M采用32位定长指令字，即一条指令占4B，观察表中各指令的地址可知，每条指令的地址差为4个地址单位，即4个地址单位代表4B，一个地址单位就代表了1B，所以该计算机是按字节编址的。

2）在二进制中某数左移两位相当于以乘四，由该条件可知，数组间的数据间隔为4个地址单位，而计算机按字节编址，所以数组A中每个元素占4B。

3）由表可知，bne指令的机器代码为1446FFFAH，根据题目给出的指令格式，后2B的内容为OFFSET字段，所以该指令的OFFSET字段为FFFAH，用补码表示，值为-6.当系统执行到bne指令时，PC自动加4，PC的内容就为08048118H，而跳转的目标是08048100H，两者相差了18H，即24个单位的地址间隔，所以偏移址的一位即是真实跳转地址的-24/（-6）=4位。可知bne指令的转移目标地址计算公式为（PC）+4+OFFSET*4。

4）由于数据相关而发生阻塞的指令为第2、3、4、6条，因为第2、3、4、6条指令都与各自前一条指令发生数据相关。第6条指令会发生控制冒险。当前循环的第五条指令与下次循环的第一条指令虽然有数据相关，但由于第6条指令后有3个时钟周期的阻塞，因而消除了该数据相关。

39、解析：l）因为指令字长为16位，且下条指令地址为（PC）+2，故编址单位是字节。

偏移OFFSET为8位补码，范围为-128~127，将-128代入转移目标地址计算公式，可以得到（PC）+254=（PC）+127×2，故该条件转移指令向后（反向）最多可跳转127条指令。

2）指令中C=0，Z=1，N=1，故应根据ZF和NF的值来判断是否转移。当CF=0，ZF=0，NF=1时，需转移。已知指令中偏移量为11100011B=E3H，符号扩展后为FFE3H，左移一位（乘2）后为FFC6H，故PC的值（即转移目标地址）为200CH+2+FFC6H=1FD4H。当CF=1，ZF=0，NF=0时不转移。PC的值为：200CH+2=200EH。

3）指令中的C、Z和N应分别设置为C=Z=l，N=0（参考常见寻址方式最后的补充知识点）。

4）部件①：指令寄存器（用于存放当前指令）；部件②：移位寄存器（用于左移一位）；部件③：加法器（地址相加）。