集成电路封装高密度化与散热问题

第６卷．第９期　Ｖｏｌ　６　Ｎｏ　９　电子与封装　ＥＬＥＣＴＲＯＮＩＣＳ＆ＰＡＣＫＡＧＩＮＧ　总第４１期　２００６年９门　封　装　、　组　装　与　测　试　集成电路封装高密度化与散热问题　曾　理，陈文媛，谢诗文，杨邦朝　（电子科技大学微电子与固体电子学院，成都６１００５４）　摘要：各种电子器件的封装形式及性能不断提升，Ｉｃ封装技术向ＳＩＰ发展，器件的发热密度越来　越高，过热问题已成为目前电子元器件技术的发展瓶颈。文中从封装趋势及应用两方面来说明散热问题　的影响及挑战。从封装发展最新趋势ＳＩＰ的概念出发，介绍相关的概念及散热的影响，其次介绍ＣＰＵ　及存储器封装两类重要电子器件的发展趋势，及其面临的散热问题。　关键词：系统芯片；系统封装；热阻网络；芯片界面温度；无焊内建层技术　中图分类号：ＴＮ３０５．９４　文献标识码：Ａ　文章编号：１６８１－１０７０（２００６）０９－００１５－０７　Ｔｈｅ　Ｄｅｖｅｌｏｐｍｅｎｔ　ａｎｄ　Ｈｅａｔ　Ｄｉｓｐｅｒｓｉｏｎ　Ｐｒｏｂｌｅｍ　ｉｎ　Ｉｎｔｅｇｒａｔｅ　Ｃｉｒｃｕｉｔ　Ｐａｃｋａｇｉｎｇ　ＺＥＮＧ　Ｌｉ，ＣＨＥＮ　Ｗｅｎ－ｙｕａｎ，ＸＩＥ　Ｓｈｉ－ｗｅｎ，ＹＡＮＧ　Ｂａｎｇ－ｃｈａｏ　（Ｓｃｈｏｏｌ　ｏｆ　Ｍｉｃｒｏ－Ｅｌｅｃｔｒｏｎｉｃｓ　ａｎｄ　Ｓｏｌｉｄ　Ｅｌｅｃｔｒｏｎｉｃｓ，Ｕｎｉｖｅｒｓｉｔｙ　ｏｆ　Ｅｌｅｃｔｒｏｎｉｃｓ　Ｓｃｉｅｎｃｅ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ　Ｃｈｅｎｇｄｕ　６　１　００５４．Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ：Ｔｈｅ　ｐａｃｋａｇｉｎｇ　ｔｙｐｅ　ａｎｄ　ａｂｉｌｉｔｙ　ｏｆ　ｔｈｅ　ｅｌｅｃｔｒｏｎｉｃ　ｐｒｏｄｕｃｔｓ　ｈａｖｅ　ｂｅｅｎ　ｃｏｎｔｉｎｕｏｕｓｌｙ　ｉｍｐｒｏｖｅｄ、Ｔｈｅ　ＩＣ　ｅｎｃａｐｓｕｌａｔｉｏｎ　ｔｅｃｈｎｏｌｏｇｙ　ａｒｅ　ｔｅｎｄｉｎｇ　ｔｏｗａｒｄｓ　ＳＩＰ，ｔｈｅ　ｈｅａｔ　ｄｅｎｓｉｔｙ　ｏｆ　ｔｈｅ　ｅｌｅｍｅｎｔｓ　ａｒｅ　ｇｅｔｔｉｎｇ　ｍｏｒｅ　ａｎｄ　ｍｏｒｅ　ｈｉｇｈ．　Ｏｖｅｒ－ｈｅａｔｉｎｇ　ｈａｓ　ｂｅｃｏｍｅ　ａ　ｃｈｏｋｅ　ｐｏｉｎｔ　ｏｆ　ｔｈｅ　ｄｅｖｅｌｏｐｍｅｎｔ　ｏｆ　ｔｈｅ　ｅｌｅｃｔｒｏｎｉｃ　ｅｌｅｍｅｎｔｓ　ａｔ　ｐｒｅｓｅｎｔ．Ｔｈｉｓ　ａｒｔｉｃｌｅ　ｅｘｐｌａｉｎｓ　ｔｈｅ　ｅｆｆｅｃｔｓ　ａｎｄ　ｃｈａｌｌｅｎｇｅｓ　ｏｆ　ｈｅａｔ—ｓｐｒｅａｄｉｎｇ　ｆｒｏｍ　ｔｈｅ　ｔｒｅｎｄ　ａｎｄ　ａｐｐｌｉｃａｔｉｏｎ　ｏｆ　ｅｎｃａｐｓｕｌａｔｉｏｎ．Ｉｔ　ｂｅｇｉｎｓ　ｗｉｔｈ　ｔｈｅ　ｃｏｎｃｅｐｔ　ｏｆ　ｓｉＰ，ｔｈｅ　ｎｅｗｅｓｔ　ｔｒｅｎｄ　ｏｆ　ｅｎｃａｐｓｕｌａｔｉｏｎ，ｅｘｐｌａｉｎｉｎｇ　ｔｈｅ　ｃｏｒｒｅｌａｔｉｖｅ　ｃｏｎｃｅｐｔｓ　ａｎｄ　ｔｈｅ　ｅｆｆｅｃｔｓ　ｏｆ　ｈｅａｔ－ｓｐｒｅａｄｉｎｇ；ｔｈｅｎ　ｉｔ　ｉｎｔｒｏｄｕｃｅｓ　ｔｈｅ　ｄｅｖｅｌｏｐｍｅｎｔ　ｔｒｅｎｄ　ｏｆ　ｔｏｗ　ｉｍｐｏｒｔａｎｔ　ｋｉｎｄｓ　ｏｆ　ｅｌｅｃｔｒｏｎｉｃ　ｅｌｅｍｅｎｔｓ：ＣＰＵ　ａｎｄ　ｈｅ　ｔｅｎｃａｐｓｕｌａｔｉｏｎ　ｏｆ　ｔｈｅ　ｍｅｍｏｒｉｚｅｒ，ａｓ　ｗｅｌｌ　ａｓ　ｔｈｅ　ｈｅａｔ－ｓｐｒｅａｄｉｎｇ　ｐｒｏｂｌｅｍｓ　ｗｈｉｃｈ　ａｒｅ　ａｂｏｕｔ　ｔｏ　ｄｅａｌ　ｗｉｔｈ．　Ｋｅｙ　ｗｏｒｄｓ：ＳＯＣ；ＳＩＰ；ｔｈｅｒｍａｌ　ｒｅｓｉｓｔａｎｃｅ　ｎｅｔｗｏｒｋ；ｊｕｎｃｔｉｏｎ　ｔｅｍｐｅｒａｔｕｒｅ；ｂｕｍｐｌｅｓｓ　ｂｕｉｌｄ－ｕｐ　ｌａｙｅｒ　上制作更多的晶体管，也使得摩尔定律能继续维持。基　１引言　数字化及网络资讯化的发展，对微电子器件性能　和速度的需求越来越高，高阶电子系统产品，如服务　器及工作站，强调运算速度和稳定性，而ＰＣ机和笔记　本电脑对速度及功能需求也不断提高。同时，个人电　于轻便而需整合功能的需求，在Ｉｃ设计技术上，目前　也朝着系统单芯片（ＳＯＣ）方向发展。　另一方面，从Ｉｃ封装技术的发展来看，也朝向　精密及微型化发展，南早期的插入式封装到表面贴装　的高密度封装，封装体与印制电路板的连结由侧面的　形式逐渐发展成为面阵列式形式。芯片与封装的连结　也由丝焊形式发展为面阵列形式的倒装芯片封装，而　Ｉｃ封装也朝向ｓＩＰ发展。然而，在此发展趋势中，　子产品，如便携式多媒体装置、数字影像装置以及个　人数字处理器（ＰＤＡ）等的显著需求，使得对具有　多功能轻便型及高性能电子器件的技术需求越来越迫　最大的障碍之一来自于热。热主要是由Ｉｃ中晶体管等　有源器件运算时所产生的。随着芯片中晶体管的数目　切。此外，半导体技术已进入纳米量级，可在ｌｃ芯片　收稿日期：２００６—０３—２０　。１５。　维普资讯 http://www.cqvip.com

第６卷第９期　电子与封装　越来越多，发热量也越来越大，在　片面积不随之　大幅增加的情况下，器件发热密度越来越高，过热　问题已成为目前制约电子器件技术发展的瓶颈　以　ＣＰＵ为例，其发热量随着速度的提高而逐渐增加，目　前已达１　１５Ｗ以上，相对的发热密度也大幅度增加。　为顺应热的挑战，ＣＰＵ的封装形式也在不断变　化，以寻求更佳的散热形式，而散热模块所采用的　强制空气冷却器也不断改进设计提高性能，然而　于　发热量的不断提高，与之相匹配的散热技术却未及时　赶　，使得ＣＰＵ的发展逐渐面临重大的瓶颈，终于促　使Ｉｎｔｅｌ等公司不得不从设计上转变或牺牲某些附加功　能而非一味追求运算频率的提高。另一方面，即使是　存储模块也逐渐面临热的问题。根据ＩＴＲＳ预估：２００６　年每只ＤＲＡＭ的发热量将从１Ｗ左右增加到２Ｗ。为　了扩大存储模块容量，目前许多公司开始采用３Ｄ堆叠　形式的封装，虽然提高了芯片应用效率，但也使热的　问题越来越显著。据统计，由热所引起的失效约占电　子器件失效的一半以上。温度过高除了会造成半导体　器件的损毁，也会造成电子器件可靠性降低及性能下　降。对于热问题的解决，必须寻求由封装级、ＰＣＢ级　到系统级的综合解决技术方案。由于在封装级进行散　热设计，不但效果最显著而且成本也最少，因此，封　装级的散热设计更显得非常重要。　２　ＳＩＰ发展及其散热问题　ＳＩＰ技术是目前Ｉｃ封装发展的必然趋势，ＳＩＰ和　ＳＯＣ的概念不同，ＳＯＣ是以Ｉｃ前端制造技术为基础，　而ＳＩＰ则是以Ｉｃ后段封装制造技术为基础。ＳＯＣ又称　系统单芯片，具有功耗小、性能高及体积小等优点。系　统单芯片在集成不同功能芯片时，芯片制造上尚面临　着一些有待克服的问题，其技术发展目前尚不完全成　熟，产业的投入风险较高，因此产生了ＳＩＰ的概念。目　前对ＳＩＰ的定义仍有许多不同的说法，ＳＩＰ的广义定　义是：将具有全部或大部分电子功能，可能是一系统　或子系统也可能是组件，封装在同一封装体内，如　１　所示。在本质上，系统级封装不仅是单芯片或多芯　片的封装，同时可含有电容、电阻等无源器件，电子　连接器、传感器、天线、电池等各种元件，它强调功　能的完整性，具有更高的应用导向性。　目前，ＳＩＰ的形式可说是千变万化，就芯片的排　列方式而言，ＳＩＰ可能是２Ｄ平面或是利用３Ｄ堆叠，如　图２（ａ）所示；或是多芯片封装以有效缩减封装而　一１６一　积，如图２（ｂ）所示；或是前述两者的各种组合，　如　２（ｃ）所示。和多芯片模组封装的定义不大相　同．其内部结合技术可以是单纯的丝线接合，也可使用　倒装芯片接合，也可以两者混用，甚至还有用ＴＡＢ或其　他的芯片级『人Ｊ部连接，或是上述方式的混合。更广义的　ＳＩＰ还包含＿ｒ『大Ｊ埋置无源器件或有源器件的功能性基板　结构，以及包含光电器件集成为一体的设计等。　传统系统　１　ＳＩＰ慨念图　（ａ）３Ｄ堆叠封装型态结构的ＳＩＰ　存储器　（可测试，　高速逻辑　铜热　内埋置）　苎＝片　扩散器　无源元件　高密度基板　６～８层　（ｂ）多ｊ　片封装结构的ＳＩＰ　（Ｃ）绀合式封装结构的ＳＩＰ　图２几种ＳＩＰ的肜式　由ＳＩＰ结构所产生的散热问题大致何以下几点：　①芯片堆叠后发热量将增加，但散热面积并未相　维普资讯 http://www.cqvip.com

第６卷第９期　曾　理，陈文　，谢涛义，畅邦朝：集成电路封装高密度化　敞热问　对增加，因此发热密度大幅提高；　②多芯片封装虽然仍保有原散热面积，但由于热　源的相互接近，热耦合增强，从而造成更为严重的热　问题；　③内埋置基极中的无源器件也有一定的发热问题，　于有机錾板或陶瓷基板散热不良，也会产生严重的　热问题；　④由于封装体积缩小，组装密度增加，使得散　热不易解决，因此需要更高效率的散热设计。　评估Ｉｃ上寸装热传导『ⅡＪ题时，一般采用热阻的概　念。南芯片表面到环境的热阻定义如下：　＝　（１）　其中　是芯片界面温度，　是环境温度，ＪＰ是发　热量。　热阻大表示器件传热阻抗大，热传困难，因此　较容易产生热的问题，热阻小表示器件传热较容易，　因此散热问题较小。除了几个不同热阻值的定义之　外，还何热传特性参数等定义，了解不同热阻的定　义及用途，对于电子热传设计非常重要。不同热阻　组成的热阻网络，可分析器件热传特性。　分析ＳＩＰ封装时，两类重要的结构特性分别是３Ｄ　堆叠芯片封装及多芯片封装，对散热都有显著的影　响，在传热分析上和单芯片封装的概念是相同的，都　可以用热阻网络来解析。３Ｄ芯片堆叠封装或多芯片封　装则较为复杂ｊ以散热路径来看，封装中芯片产生的　热主要分成向上和向下两部分，向上部分的热会透过　封装｝表面传递到环境空问，向下的热则是透过ＰＣＢ　或陶瓷基板传递到环境空间　；在自然对流条件下可假　设封装产生的热大部分都往下传，因此向　的热阻路　径可以忽略。对于３Ｄ芯片堆叠而言，热源是以串联　方式增加，因此器件发热密度相应增加，如图３（ａ）　所示。而多芯片封装则有不同的热阻网络架构，并联　的热源使发热密度大幅度增加，如图３（ｂ）所示。　分析结果显示，对相同发热量的芯片而言，堆叠芯片　封装中越下方的芯片温度越低，而多芯片封装中相同　尺寸的芯片温度会比较接近。　对于ＳＩＰ封装而言，若要从内部传出热量，必须　缩短传热路径或减少路径巾的热阻。这可通过由改变　布局设计或是封装结构实现，也可由增加材料热传性　能来实现，另外则可由外加均热片或散热片来降低热　源的集中。以罔４的例子而言，当环境对流明显时，　可把产生最热的芯片放置在最外而的内插板上来增加和　空气接触的面积，或者通过提高内插板的热传导系　数，甚至使用较薄的内插极和芯片，可以降低热阻和　增强封装结构热的性能。此外也可使用散热通道来降　低芯片表面到空气的热阻　ＰＮ　▲　？２Ｐ２一　—　主要传热路径　一＋最小传热路径　（ａ）芯片堆叠结构的热传路径及热阳网络　Ｐｌ　Ｐ２　Ｐ３　Ｐｙ　（ｂ）多芯片并列结构的热传路径及热阻网络　冈３芯片堆叠结构与多芯片并列结构　的热传路径及热阻网络　图４　ＳＩＰ封装散热设计例　对于ＳＩＰ热传而言，如果使用有机材质的基板，　则其热传导性很低，因此热阻很大，基板的散热设计　就显得相对重要，可通过增加铜箔层或是散热通孔来　增强效果。对于ＳＩＰ的热传问题，目前的相关研究并　不多，例如图５是Ａｍｋｏｒ公司开发的利用两个芯片ＳＩＰ　封装技术的ＤＣ—ＤＣ变换器的结构。在散热设计卜利用　陷入阵列（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ；ＬＧＡ）的封装结构，在　热通孔里镀上铜（Ｃｕ）以加强基底的热传散热效果，　进而得到较高的热性能。南罔６的ＡＮＹＳＹ热传分析结　果显示，其较高温度的地方出现在两个芯片所在的地　方，南于采用了合理的散热设计，使得发热问题得到　很大的改善。　７（ａ）及图７（ｂ）所示的分别是Ｔｏｓｈｉｂａ公　一１　７—　维普资讯 http://www.cqvip.com

第６卷第９期　电子与封装　司同样针对并列芯片和堆叠两芯片的ＳＩＰ结构所做的热　分析结果。由图中看出，其在自然对流空气中，并列芯　片的ＳＩＰ温度分布比堆叠的ＳＩＰ有较显著的均匀温度分　布；而堆叠的ＳＩＰ其高温温度值较集中在芯片的附近，　越远离芯片处则温度越低。然而就芯片周同的温度分布　强度来看，堆叠的ＳＩＰ所造成的高温强度相对强很多。　３存储器封装的发展趋势及散热问题　目前的ＤＩＭＭ封装量产形式仍是以ＤＩＰ、ＳＯＰ／　ＴＳＯＰ、ＱＦＰ／ＴＱＦＰ等传统封装结构为主。以往ＳＤＲＡＭ　及大多数ＤＤＲ　ＳＤＲＡＭ均采用ＴＳＯＰ　ＩＩ封装，但随着　ＳＭＤ　无铅　环氧树　环氧树　器件　焊点　脂塑封金导线裸芯片脂导体　接地栅　焊球　热通孔　外部　叠层基板　阵焊盘　掩模　通道　（２层）　图５　Ａｍｋｏｒ公司ＳＩＰ封装技术的ＤＣ—ＤＣ整流器　的结构剖面图　图６　ＡＮＳＹＳ模拟ＳＩＰ结构的ＤＣ—ＤＣ整流器的温度分析　（ａ）并列芯片ＳＩＰ的热流模型　（ｂ）堆叠ＳＩＰ的热流模型　图７热分析结果图　．１８．　ＤＤＲ　ＳＤＲＡＭ的时钟频率的提高，且为满足产品轻、　薄、短、小与系统整合的需求，各种样式的封装结　构不断推陈出新，逐渐开始采用了ＣＳＰ标准的封装，　如ｌａＢＧＡ、Ｔｉｎｙ　ＢＧＡ、Ｗｉｎｄｏｗ　ＢＧＡ、圆片级封装　（Ｗａｆｅｒ　Ｌｅｖｅｌ　Ｃｈｉｐ　Ｓｃａｌｅ　Ｐａｃｋａｇｅ，ＷＬＣＳＰ）和ＦＢＧＡ　等，而为了增加组装密度，各式的３Ｄ堆叠式封装也　渐渐受到重视。目前应用最多的除了ＰＣ及ＮＢ的存储　模块之外，许多应用在便携式装置上的封装形式已开　始采用芯片堆叠的形式。从发热量来看，闪存及　ＳＲＡＭ的发热量很小，散热问题不大。但是在高速的　ＤＩＭＭ模块中，目前发热量为０．５Ｗ／Ｐａｃｋａｇｅ，随着时　间的推移，到ＤＤＲ　ＩＩ规格时的发热量会高达１．０Ｗ／　Ｐａｃｋａｇｅ以上，热传导所造成的问题将逐渐被突显出　来。由于存储器模块体积有限，因此散热设计相对较　为困难，加上系统内部风流场常受其他装置阻挡破坏，　因此如何利用封装自身结构的特性来提高散热能力，　将直接决定存储模块性能的优劣。　目前新一代的存储器封装开始采用Ｗｉｎｄｏｗ　ＢＧＡ　的形式，与一般ＴＳＯＰ封装的体积相比足足小了约　５０％，因此在相同面积的ＳＯ－ＤＩＭＭ　ＰＣＢ板上，可多　放置一倍的存储器芯片数，进而增加一倍的存储容　量，而Ｗｉｎｄｏｗ　ＢＧＡ在电性上也有相当的优势。此　外，如图８所示其内部接线也较短。　图８　Ｗｉｎｄｏｗ　ＢＧＡ的封装结构与其热传路　ＷＬＣＳＰ圆片级芯片封装方式的最大特点是能有效缩　小封装体积，如图９所示。ＷＬＣＳＰ封装除了电性优异　外，相较于ＦＢＧＡ与ＴＳＯＰ封装，ＷＬＣＳＰ少了介于芯　片与环境的传统密封塑料或陶瓷衬底，同时也少了介于　芯片与ＰＣＢ问的基板，因ＣｋＩＣ芯片运算时的热量能更有　效地散逸，而不致增加封装体的温度，而此特点对于散　热问题帮助极大，也因此ＷＬＣＳＰ的热阻值，不论是　维普资讯 http://www.cqvip.com

第６卷第９期　曾　理，陈＿殳媛，谢涛文，畅邦朝：集成电路封装高密度化　散热ｎ－Ｊ题　Ｒｊ　、尺Ｉｂ或Ｒｊ。，都较其他形式封装体小，如　１０所示。　Ｉ殳】９　ＷＬＣＳＰ的封装结构　ｊ其热传路　７０　６０　５０　４０　３０　２０　ｌ０　Ｏ　图１０　ＷＬＣＳＰ与ＴＳＯＰ及ＦＢＧＡ的封装热阻比较　注：Ｒ　为芯片到环境热阻；Ｒ　为芯片到基板热阻；　Ｒ　为芯片到壳热阻。　一些存储器封装目前也开始朝芯片堆叠或是封装堆　叠的形式发展，并可有效地整合不同功能的芯片于同　一封装体中，从而大幅度减小了电子组装的尺寸与体　积，更能达到ＳＩＰ的功能。此外，若采用散热锡球、　散热通孔及外露铜箔层的综合散热设计，则可使３Ｄ堆　叠封装的散热效能大幅度改善。　３Ｄ堆叠封装结构的热分析如图１　１所示，分别为　单层、双层堆叠及ｉ层堆叠的芯片封装与自然埘流状　态下的热流模拟，其发热功率设定为１Ｗ／Ｐａｃｋａｇｅ，　１　１（ａ）为一般的单层封装，罔１　１（ｂ）及　１　１（Ｃ）　则是双层及三层堆叠形式在自然埘流状态下的温度场分　布。由分析结果发现，堆叠式封装体的芯片堆叠数越　多，热传问题越严重　堆叠封装中下层的　片町由锡　球传导将热向下传递到基板，而上方芯片由于自然对　流散热效果较差，造成表面温度较高。　（ａ）单层芯片　（ｂ）堆叠两层芯片　（Ｃ）堆叠■层芯片　１　１　３Ｄ堆叠封装在自然对流状态下发热功率１Ｗ／　Ｐａｃｋａｇｅ的温度场分布　４　ＣＰＵ封装的发展趋势及散热问题　由ＣＰＵ封装的发展角度来看散热问题是最明显的　例子。以Ｉｎｔｅｌ的ＣＰＵ为例，由早期８０８６的陶瓷ＤＩＰ　封装，到４８６及Ｐｅｎｔｉｕｍ的ＰＧＡ封装。在功能整合的　要求下，双槽陶瓷ＰＧＡ发展成为Ｐｅｎｔｉｕｍ　Ｐｒｏ　ＣＰＵ的　设计核心，而Ｐｅｎｔｉｕｍ　２的ＯＬＧＡ卡式模组的设计虽然　使功能提高，但也加大了封装的体积。随着Ｉｃ向高　密度集成及高密度封装发展，目前所有的ＣＰＵ都已不　采用线焊形式的芯片连结方式以及陶瓷封装形式，取　而代之的是有机基板封装及倒装芯片形式的芯片连结方　式。这使得Ｉ／Ｏ脚数更多，电性功能更强，体积更　小，成本也更低。　然而，当Ｉ／Ｏ数持续增加使锡球焊点数需激增至　数千个时，ＦＣ及底胶技术将而ＩＩ　严峻挑战，如　Ｕｎｄｅｒｆｉｌｌ内的空孔，密集的Ｂｕｍｐ—ｔｏ—ｄｉｅ接续时所需处　理的Ｓｉｇｎａｌ、Ｐｏｗｅｒ、Ｇｒｏｕｎｄ层间接连问题，低介电　常数材料的低热传导性等。因此，２００１年ｌ０月Ｉｎｔｅｌ　披露其正在发展新一代的封装技术——无焊内建层技术　封装ＢＢＵＬ来替代ＦＣ技术，如冈１２（ａ）所示。冈　ｌ２【ｂ）则为ＢＢＵＬ横剖面结构示意图。相埘于目前　的ＦＣ—ＢＧＡ而言，ＢＢＵＬ技术并不需通过锡球焊点　（Ｓｏｌｄｅｒ　Ｂｕｍｐ）的生成而直接嵌入ＢＴ基板中。与ＦＣ　相比较，由于３　ｍ厚的铜垫取代了ＦＣ封装中的９０ｔ￣ｍ　Ｂｕｍｐ的高度，因此整体高度约可缩减至ＦＣ的一半；　约０．９ｍｍ，而这也自然缩短了传统ＦＣ透过Ｕｎｄｅｒｉｆｌｌ及　Ｓｏｌｄｅｒ　Ｂｕｍｐ的传热路径。此外，由于布线长度更短，　因此可以直接在表面基层进行布线处理。由于不采用　Ｕｎｄｅｒｆｉｌｌ，因此也避免了Ｕｎｄｅｒｆｉｌｌ内部的空孔问题。对　此技术评估认为可以将ＣＰＵ上的寄生电感降低至少　３０％，处理器的功耗也因此可降低至少２５％一此外，　一Ｉ　９一　维普资讯 http://www.cqvip.com

第６卷第９期　电子　与封装　另一优点在于可内置多个芯片在相同的ＢＢＵＬ封装体　中，如将ＣＰＵ与Ｃｈｉｐｓｅｒ同时埋入相同的封装体内。　在热性能方面，ＢＢＵＬ结构与传统的ＦＣ—ＢＧＡ差异不　特性，传导性比铜等金属要高，其发展前景很受重　视。另一个重要的应用则是利用固态的微热量器件做　热点的散热。　在封装外壳到环境的部分，则需考虑如何有效地　大，透过数值软件的模拟比较，发现其在散热　只比　ＦＣ—ＢＧＡ差约２．５％，主要是因为ＦＣ—ＢＧＡ扩散热的能　力较ＢＢＵＬ的增层扩散热量好。ＢＢＵＬ技术的开发成功　将热带走。传统气冷的散热片加风扇的设计在热密度　有限的状况下已逐渐发展到极限。目前除了整合热管　将可使现今的时钟频率提高数倍，按￣Ｉｎｔｅｌ的估计，应　用ＢＢＵＬ封装技术后在未来几年内将设计出操作频率超　或是利用高传导材料以增加气冷效率之外，许多更高　效率的散热方式也开始研发，例如单相的液冷或喷流　过２０ＧＨｚ的ＣＰＵ产品。　（ａ）ＢＢＵＬ封装图　铜　介质　，　（ｂ）剖面结构罔　图１２　ＢＢＵＬ封装结构图　从散热角度分析，由于ＣＰＵ的发热密度大，因　此在设计上散热问题一直占有很重要的地位。从早期　的陶瓷封装到目前的ＦＣ—ＢＧＡ封装，散热问题一直起　着很重要的作用。在传统ＦＣ—ＢＧＡ封装中，芯片上方　结构未加任何散热装置时，热量的传递主要透过衬底　及锡球焊点，占了约８０％～９０％，如图ｌ３（ａ）所示。　然而，一旦附加辅助的散热结构（Ｈｅａｔ　Ｓｐｒｅａｄｅｒ、　Ｈｅａｔ　Ｓｉｎｋ、Ｆａｎ等）后，如图１　３（ｂ），则整个散　热途径改变，转变成８０％～９０％通过封装上表面散逸出　去。由于ＣＰＵ的高发热量和封装器件散热途径的改变，　使得散热设计的重心也随之向封装上边的路径转移，并　采用强制对流空冷的散热模组设计，因此散热的设计就　集中在从芯片到外壳及外壳到环境两个方面。以下介绍　这两方面的散热解决策略。　从芯片到外壳的封装是散热设计中最重要的部分，　但是由于受限于封装结构及尺寸，因此目前散热设计　的重点是如何将芯片的发热均匀化，而高传导性的均　热片或是热管等器件就得到重用。最新技术的开发是　微型平板热管４的引入，由于在原理上是利用二相流　一２０一　冷却等。此外，针对ＣＰＵ的散热问题，目前在芯片　上也设计了温度传感器以监控温度变化，对于风扇风　速也可分段控制，以达成最佳化的热管理。　（ａ）无附加散热装置的Ｆｌｉｐ　Ｃｈｉｐ散热途径架构　材料　散器　（ｂ）附加散热装置的Ｆｌｉｐ　Ｃｈｉｐ散热途径架构　图１３　Ｆｌｉｐ　Ｃｈｉｐ散热途径架构　５结论与展望　由于Ｉｃ的运算速度越来越高以及功能越来越强，　封装技术的发展也十分迅速，而散热问题也越来越受到　重视。尤其是当封装向ＳＩＰ发展时，散热问题成为倍　受关注的研究热点。最有效的电子器件散热解决方案是　从封装级开始着手，分析传热路径对器件热阻的影响，　并借助封装架构设计及新材料开发来进行散热设计。　展望未来，Ｉｃ封装中的热传导技术仍具有重要　的地位，散热设计的优劣直接关系到芯片的性能与　可靠性。如Ｉｎｔｅｌ在其技术论坛中提及，由于线宽　进入纳米尺度时其漏电流　散热问题迟迟无法获得一　个妥善的解决方案，因此暂时放弃开发更高主频率　的ＣＰＵ，而转向发展双核心甚至多核心ＣＰＵ。即使　如此，散热问题也只是暂时得到缓解，单个ＣＰＵ的　维普资讯 http://www.cqvip.com

第６卷第９　曾　理，陈文媛，谢诗文，杨邦朝：集成电路封装高密度化　散热『ｕ】题　发热量仍然会持续增加，散热而临的挑战会更大。　『７］Ｌａｌ１．Ｂ．Ｓ，Ｇｕｅｎｉｎ．Ｂ．Ｍ．，Ｍｏｌｎａｒ．Ｒ．Ｊ．Ｍｅｔｈｏｄｏｌｏｇｙ　ｆｏｒ　最后，除了封装级的散热设计之外，开发高效率　ｔｈｅｒｍａｌ　ｅｖａｌｕａｔｉｏｎ　ｏｆ　ｍｕｌｔｉｃｈｉｐ　ｍｏｄｕｌｅｓ［Ｊ　．Ｓｅｍｉｃｏｎ—　ｄｕｃｔｏｒ　Ｔｈｅｒｍａｌ　Ｍｅａｓｕｒｅｍｅｎｔ　ａｎｄ　Ｍａｎａｇｅｍｅｎｔ　且低成本的散热器件的需求也非常迫切，唯有将两者　一起进行综合设计，才能产生最佳化的Ｉｃ器件散热解　决方案　Ｓｙｍｐｏｓｉｕｍ，１９９５，２：７２—７９　『８］Ｈａｅｈｙｕｎｇ　Ｌｅｅ，Ｙｏｎｇｗｏｎ　Ｊｅｏｎｇ，Ｊｏｏｎｇｈａｎ　Ｓｈｉｎ，ｅｔ　ａ１．　Ｐａｃｋａｇｅ　ｅｍｂｅｄｄｅｄ　ｈｅａｔ　ｅｘｃｈａｎｇｅｒ　ｆｏｒ　ｓｔａｃｋｅｄ　ｍｕｌｔｉ—ｃｈｉｐ　参考文献：　［１］Ｄａｖｉｄ　Ｂｏｌｏｇｎｉａ．Ｓｙｓｔｅｍ　ｉｎ　ａ　Ｐａｃｋａｇｅ　Ｓｏｌｕｔｉｏｎ　ｆｏｒ　ＤＣ—　ｍｏｄｕｌｅ［Ｊ］．Ｔｒａｎｓｄｕｃｅｒｓ，Ｓｏｌｉｄ—Ｓｔａｔｅ　Ｓｅｎｓｏｒｓ，Ａｃｔｕａ—　ｔｏｒｓ　ａｎｄ　Ｍｉｃｒｏｓｙｓｔｅｍｓ，２００３，１（２）：１　０８０—１　０８３　ＤＣ　Ｃｏｎｖｅｒｔｅｒｓ［Ｓ］．Ａｍｋｏｒ　Ｔｅｃｈｎｏｌｏｇｙ．　［２］Ｃｈｒｉｓｔｏｐｈｅｒ　Ｍ，Ｓｃａｎｌａｎ，Ｎａｚａｄ　Ｋａｒｉｍ．Ｓｙｓｔｅｍ—Ｉｎ—Ｐａｃｋ—　［９］杨邦朝，熊流锋，杜晓松，等．ＭＣＭ低温共烧多层陶瓷　布线基板热　力的模拟与分析［Ｊ］．功能材料，２００２，　３３　ｆ　１）：９３—９５　ａｇｅ　ｔｅｃｈｎｏｌｏｇｙ，ａｐｐｌｉｃａｔｉｏｎ　ａｎｄ　ｔｒｅｎｄｓ［Ｓ］．Ａｍｋｏｒ　Ｔｅｃｈｎｏｌｏｇｙ．　［１０］杨邦朝，熊流锋，卡十晓松，等．集成电路封装的ｉ维热模　拟　ｊ分析［Ｊ　．功能材料，２００２，３３（１）：６７・６９　ｒ　３］Ｄｅ　Ｍｏｅｒｌｏｏｓｅ．Ｊ．Ｔｅｍｍｅｒｍａｎ．Ｗ．Ｔｈｅｒｍａｌ　ａｎａｌｙｓｉｓ　ｏｆ　ａ　ｃｈｉｐ　ｏｎ　ｂｏａｒｄ（ＣＯＢ）［Ｊ］．Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｔｈｅｒ—　ｍａｌ　Ｍｅａｓｕｒｅｍｅｎｔ　ａｎｄ　Ｍａｎａｇｅｍｅｎｔ　Ｓｙｍｐｏｓｉｕｍ，１　９９７，１：　ｌ１２一ｌ１８　［１　１］蒋明，胡永达，杨邦朝，等．有限元热分析法在大功率多　芯片组件中的应用［Ｊ］．仪器仪表学报，２００２，２３　（３）：４１０・４１１　［４］Ｖｅｓａ　Ｋｙｙｈｋｙｎｅｎ，Ｊａｎｉ　Ｖａｌｔａｎｅｎ，Ｅｅｒｏ　Ｒｉｓｔｏｌａｉｎｅｎ．Ｓｙｎ—　ｔｈｅｓｉｓ　ｏｆ　Ｔｈｅｒｍａｌ　ＲＣ・－Ｎｅｔｗｏｒｋｓ　ｆｏｒ　Ｓｙｓｔｅｍ－・ｉｎ－・Ｐａｃｋａｇｅｓ　［１２］杨邦朝，张经国．多芯片组件（ＭＣＭ）技术及其　应用［Ｍ］．成都：电子科技大学出版社，２００１．　［１　３］李桂云．微电子封装的发展趋势［Ｊ］．电子与封装，　２００３，３（２）：１２—１４　［Ｊ］．ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｃｏｍｐｏｎｅｎｔｓ　ａｎｄ　Ｐａｃｋａｇｉｎｇ　Ｔｅｃｈｎｏｌｏｇｉｅｓ，２００４，２７（１）：１　１　７—１２３　［５］Ｍｉｅｔｔｉｎｅｎ．Ｊ，Ｍａｎｔｙｓａｌｏ．Ｍ，Ｋａｉｊａ．Ｋ，ｅｔ　ａ１．Ｓｙｓｔｅｍ　ｄｅｓｉｇｎ　ｉｓｓｕｅｓ　ｆｏｒ　３Ｄ　ｓｙｓｔｅｍ—ｉｎ・ｐａｃｋａｇｅ（ＳｉＰ）［Ｊ］．Ｅｌｅｃ—　ｔｒｏｎｉｃ　Ｃｏｍｐｏｎｅｎｔｓ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ，２００４，１（１）：６１０・　６１５　作者简介：　曾理（１　９　８　１一），女，四ＪＩＩ内　江人，电子科技大学微电子与固体电　子学院硕士研究生，主要研究方向为　微电子封装技术与新型元器件研究，　已发表论文３篇。　６］Ｙｕｎｈｙｅｏｋ　Ｉｍ，Ｈｅｕｎｇｈｙｕ，Ｋｗｏｎ，ｅｔ　ａ１．Ｍｅｔｈｏｄｏｌｏｔｙ　ｆｏｒ　Ａｅｃｃｕｒａｔｅ　Ｊｕｎｃｔｉｏｎ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｅｓｔｉｍａｔｉｏｎ　ｏｆ　ＳＩＰ　（Ｓｙｓｔｅｍ　ｉｎ　Ｐａｃｋａｇｅ）［Ｃ］．Ｏｈ　ＩＰＴ　Ｄｅｖｅｌｏｐｍｅｎｔ　Ｇｒｏｕｐ．２０　ＩＥＥＥ　Ｓｅｍｉ—ｔｈｅｒｍ　ｓｙｍｐｏｓｉｕｍ．　信　息　报　道　ＣＥＶＡ加大对台湾市场的承诺专业向半导体行业提供数字信号处理器（ＤＳＰ）内核、　多媒体及存储平台知识产权的全球领先厂商ＣＥＶＡ公司将扩大　对于台湾市场的承诺，大幅拓展其业务规模，以满足当地对　增强当地的业务实力　在台湾取得的成功和发展时表示：“在利用先进的下一代技　术开发多媒体和移动通信设备方面，台湾是公认的领导者。　ＣＥＶＡ拥有独一无二的ＤＳＰ和可编程多媒体解决方案组合，　恰好为区内的公司提供了持续发展所需的平台和解决方案。　而这一点已从台湾半导体业界对我们的产品和服务的强劲需　求中得到证实；我们不断　ｆ　大的本地支持团队，再加上积极　进行的多项市场活动如技术研讨会等，将会对这个需求提供　有力的支持。”　（本刊通讯员）　一ＣＥＶＡ领先业界的ＤＳＰ内核和各项多媒体解决方案的需求。　ＣＥＶＡ目前已展开多个战略性项目，包括扩大区内的　支持团队、积极参与重要的业界活动如嵌入式系统研讨会暨　展览会（ＥＳＣ—Ｔａｉｗａｎ）等，以及举办面向嵌入式系统ｌＴ　程师的技术研讨会。　ＣＥＶＡ亚洲区销售副总裁Ｇｗｅｌｔａｚ　Ｔｏｑｕｅｔ对于公司最近　２１—