刘树彬 , 安 琪 , 张庆民 , 陈家琴 , 王砚方

第24卷第2期

　文章编号:1001Ο506X(2002)02Ο0076Ο04

系统工程与电子技术

SystemsEngineeringandElectronics

Vol124,No122002

高速背板总线的组合式匹配方法

刘树彬,安　琪,张庆民,陈家琴,王砚方

(中国科学技术大学近代物理系快电子实验室,安徽合肥230027)

摘　要:分析了高速背板总线中传统匹配情况下产生上冲和振铃的原因,指出在高速背板总线设计中的一种创新性的匹配方式———组合式匹配的合理性。它能有效地削弱高速总线中上冲和振铃对信号完整性的不利影响,有效地提高总线信号的完整性,从而提高总线速度。实际电路实验证实了这种匹配方式的实用性。

关键词:总线;反射;仿真;组合式匹配中图分类号:TP274　　文献标识码:A

ApplicationofCombinedTerminationinHighSpeedBackplaneBus

LIUShuΟbin,ANQi,ZHANGQingΟmin,CHENJiaΟqin,WANGYanΟfang

(Dept.ofModernPhysics,UniversityofScienceandTechnologyofChina,Hefei230027,China)

Abstract:Basedonanalyzingthesourceofovershootandringinginhighspeedbackplanebuswithgeneraltermination,ainno2vativemethodoftermination———combinedterminationisrecommended.Itcangreatlyreducetheharmofovershootandringinginhighspeedbackplanebus,andobservablyimprovethesignalintegrityinhighspeedbus.Thecircuitprovestheeffectivenessofthecombinedtermination.

Keywords:Bus;Reflection;Simulation;Combinedtermination

1　引　言

随着自动化控制和信息处理技术的发展,模块化是大势所趋,经常是由一个通用的总线系统加上一些基于总线协议的功能电路模块子板组成一个完整的系统。通用总线系统,如VME、VXI、PCI、PXI等被广泛地应用于各种自动控制和信息处理系统中。然而,在发展到一定程度后,总线速度很难有大的突破,例如:标准的PCI总线只能运行在最大

33MHz的时钟下,数据传输率最大只有132Mbyte/s(32位数

图1　共享总线的传统匹配方式

据线)。近来为提高总线速度,低电压摆幅,低等效电容的

GTL(GTL+)器件被广泛应用。

根据传输线理论[1],高速电路的设计必须考虑连线特性阻抗的匹配,否则信号的反射将严重影响信号完整性。在共享总线中,由于信号在总线上可能有两种传输方向,传统总线匹配方式是在总线的两端进行终端匹配,以保证信号向两个方向传输时都不会发生反射。如图1所示。

然而传统匹配方式在以GTL+器件为收发器的总线中并不能有效消除反射。为了深入研究这个问题,我们作了仿真实验:使用TI公司的GTL16923(GTL+)[2]的IBIS模型,用

AMPredictor软件[3]对传统匹配方式的电路进行仿真。仿真

图2　匹配方式的电路原理示意图

Ω)、背板传输线模型(其特性阻抗为51184接插件以及子板上接插件到收发器之间的短线(简称为stub,特性阻抗Ω)的模型,及背板两端的终端电阻RT=50Ω,但不包53154

括虚线框内的上拉电阻RS。为考虑电路中最坏的情况,设

stub的模型为5.08cm。单线信号变化为100Mbps。图3是中

电路的简图如图2所示,包括收发器模型、两个各25cm长的

收稿日期:2000-12-10　　修订日期:2001-02-16

作者简介:刘树彬(1975-),男,博士研究生,主要研究方向为高速数据采集与处理。

© 1995-2003 Tsinghua Tongfang Optical Disc Co., Ltd. All rights reserved.

第2期高速背板总线的组合式匹配方法

VOL01282Ω=5.788Ω=

IOL0104872

・77・

央插槽子板驱动数据,而左右两端子板接收的是仿真波形。由于仿真中是完全以中央对称的,所以两个接收端的信号在波形图上完全一样并重叠。

ROL=

(a)测试电路　　　　　(b)仿真波形　　　　　(c)等效电路

图4　SN74GTL16923输出电阻测试

　　在计算电路中的上冲和振铃的情况时,为减小其它因素

图3　中央输入两端接收的信号完整性

干扰,我们去掉图2中的接收器和接插件,只在驱动端有

stub,以观察驱动端stub反射的波形。等效电路如图5。

由图3可见其信号完整性非常差:波形的上冲、振铃非常严重,其发送端上冲幅度最严重时超过215V,接收端的振铃下冲也越过GTL+的参考电平110V,这样就不能保证信号传输正确。由波形可见,接收端波形的上冲和振铃的相对位置与驱动端的基本一致,只是延迟了一段时间(信号飞行时间),所以可能是驱动端波形的失真导致了接收端的失真。因此,如能设法改善驱动端波形,接收端的波形也会得到相应的改善,关键在于消除或减少驱动端波形的严重失真。

下面的计算和仿真中,为突出stub的影响,我们把stub的长度定为

5018cm,同时把输入信号

的频率降为10MHz,但其上升沿、下降沿与前面一

观察驱动端stub引起的反射样,仍为SN74GTL16923的图5　

典型值,即113ns。

图5的仿真波形如图6。从图6可见,上冲出现在驱动端的上升沿上,即上冲发生在输出从低电平到高电平切换的过程中,即漏极电路器件从导通切换到截止时。此时电流从

IOL到零,相当于有一个反向的电流反灌到stub中,从而产生

2　上冲和振铃的产生原因

传统匹配思想来自于ECL高速数字电路的设计,对以

GTL这种漏极开路的器件的电路设计不完全适合。ECL器

件的输出阻抗在高、低电平输出时变化很小;而GTL器件的输出阻抗则有着量级上的差别

[4]

。GTL+总线收发器当其

Ω,故入射波幅度为入射波幅,因Zstub=53154

VIncident=IOL・Zstub=0104872×53154V=21608V

输出结构中的漏极开路缓冲器导通时,GTL+器件输出为低电平,其输出阻抗为低电阻;而当它截止时,GTL+器件的输出是高电平,而其输出阻抗呈现高阻值[2]。即GTL+器件从低电平到高电平切换时,其输出阻抗相应从低阻值到高阻值转变。正是该特点与stub相互作用造成了驱动端波形的上冲;而振铃的发生,则与更多的因素有关。下面具体分析上冲和振铃的产生原因。

首先计算GTL+器件输出在低电平和高电平时的输出阻抗,为此我们建立一个简单GTL+总线收发器测试电路:Ω(50Ω匹配电阻的并联使用SN74GTL16923,其输出接到25值)的上拉电阻,如图4(a)所示,其输出仿真波形则如图4

(b)所示。

　　驱动端在上升沿后的波幅为入射波幅与静态电平之和

VOUT1=VIncident+VOL=21608V+01282V=2189V

　　与图6中的幅度(21938V)很接近。当这个反射波到达电路的分支点,即stub与左右背板传输线的连接点(图5中点A)时,由于信号的负载电阻是左、右背板传输线特性阻抗的并联电阻,其值是背板传输线特性阻抗的一半(ZbackplaneΩ/2=25192Ω),根据传输线理论=51184

电压信号的反向反射,反射波幅为

VReflect0=-=-Zstub-ZBackplane・VIncident　　　　

Zstub+ZBackplane

[1]

,点A处会发生

53154-25192×21608V=-01906V

53154+25192

因为输出高电平是115V,等于上拉电源电压,所以此时Ω的电阻上无电流通过,这意味着GT25L+输出端截止,其输出电阻阻值ROH应是无穷大;输出低电平是01282V,可以用图4(c)的等效电路来计算低电平的输出阻抗ROL。由图

4(c),可得

IOL=

　　该反射波到达驱动端(图5中O点)时,输出电阻ROH为无穷大,故-01906V的反射波在此又被同向全反射,所以此时幅度应为所有因素之和

VOUT2=01282+21608-01906-01906=11078V

该值与仿真结果(1123V)有差异,可能是受其它因素影响,但

115-01282A=0104872A

25

时间上,下冲比上冲迟后约7ns～8ns,刚好是两次stub的延

© 1995-2003 Tsinghua Tongfang Optical Disc Co., Ltd. All rights reserved.

・78・系统工程与电子技术2002年

迟时间(经仿真,50.8cm长stub延迟约316ns),可见该下冲的确是A点和O点反射的结果。

阻抗在不同电平输出时存在着量级上的差异。从低电平到高电平沿变时的高输出阻抗,会使信号产生大的正向过冲和振铃;

(2)在带有多个子板的共享总线里,总线收发器输出阻

抗变化的特点结合stub的存在,使得在总线的各分支处,即背板传输线和各子板stub的连接点处会产生信号的反射。多处子板stub的存在,使这一反射问题很严重,且分析很困难;

(3)上述原因使得传统的总线匹配方式在使用漏极开

路结构的总线收发器的共享总线里不能有效地防止反射。

图6　短线(Stub)反射的波形图

3　改善信号完整性的方法———组合式匹配

为在共享总线上传输更快的信号,必须考虑减弱甚至消除stub给信号完整性带来的不利影响。尽量缩短stub的长度可以减小上冲和振铃。此外,我们还必须考虑减弱剩余的

stub的影响。

由分析可见,GTL+的漏极输出结构造成了收发器高低电平切换时的电阻不连续,这一特点与stub结合产生了驱动端波形的失真,威胁到信号完整性及器件安全。若能缩短

stub长度,使上冲来不及达到最大幅度就被后来的下冲拉

低,则可以相应减小上冲和下冲。仿真结果显示,随着stub长度缩短,上冲和下冲幅度也随之减小,当电路中没有stub时,波形中就基本没有上冲和下冲了。

图6是对无接收端stub的电路仿真结果。实际上若加上接收端的stub,如图2(无接插件和虚线框内的部分),还会分别在左、右侧背板传输线与接收端stub连接处产生反射,叠加在驱动端同时发生反射,将产生一个更大的下冲,更严重地威害信号完整性。仿真结果图7证实了这个设想(图中,由于大的下冲,图6的小下冲没有表现出来,只在图中大下冲的下降沿上有一个小拐点)。图7中下冲最低点电压是

-01006V,时间上这个下冲比上冲迟后约10167ns,大约正是

由前面的计算可知,所有反射其根源是上冲,即输出从低到高切换时产生的入射波V=IOL×Zstub=21608V,假如能把该入射波幅度大大降低,后面的反射波自然也将被降低。事实上,此入射波波幅与IOL要“面对”的负载阻值有关。若能减小该阻值,入射波波幅将被降低。因此,我们考虑在驱动器输出端加一个上拉电阻,则该电阻与Zstub并联,使IOL“面对”的阻值降低。而且,该上拉电阻在反射波到达驱动端时起到匹配作用,减小了在驱动端的下冲,同样有助于改善信号完整性。

选择上拉电阻的阻值时应综合考虑各方面因素。由于共享总线里驱动端和接收端是相对的,任何一个子板都可能作为驱动端,故每块子板的收发器都要加上拉电阻。同时,背板两端要加终端匹配电阻。这里我们在子板上临近总线Ω的上拉电阻,而背板两端终端匹收发器的位置加RS=70

Ω(如图2,包括虚线框部分)。这样,在两配电阻是RT=200

Ω和背板上200Ω的电阻并联,等效的总线端,由于子板上70

Ω。终端匹配阻值仍是约50

为便于同前面传统匹配方式的结果相比较,下面的计算和仿真沿用前面的设定:stub的长度为50.8cm,输入信号频率为10MHz,信号上升沿、下降沿仍为113ns。

该电路低电平稳定时等效电路仍如图4(c),只不过因Ω和3个70Ω并联,阻值是18192Ω,经与上拉电阻是两个200

图5的电路进行类似的分析可得上冲最高点电压为21193V,比前面计算的非组合式匹配情况下2189V的上冲小得多;下冲最低点的幅度为11468V,已非常接近GTL+的高电平

115V。所以,将图5的电路改为用组合式匹配,应当可以改

信号在50.8cm长stub和25cm长的背板传输线一个来回的时间(根据仿真:50.8cm长stub延迟时间约316ns,而25cm长背板传输线延迟时间约118ns),因此这正是上面叙述的在两个终端反射后在输出端叠加并反射的效果。

图7　接收端有短线时输出端的仿真结果

以上所有仿真都是末端不加接收器模型的,事实上接收器的输入阻抗一般都很大,可近似认为末端开路,所以有无接收器模型对仿真结果影响不大,仿真结果也确实如此。

从前面的分析我们可以得到一些非常重要的结论。

(1)漏极开路结构的总线收发器,如GTL+器件,其输出

善信号的完整性。我们的仿真结果如图8(a)所示,与计算结果吻合得很好。上冲幅度为21374V,输出端的振铃几乎看不到,接收端的信号波形也有了显著的改善。

图8(b)是对有接收端stub的电路进行组合式匹配后的仿真结果,由图可见,采用组合式匹配后,原来严重影响信号

© 1995-2003 Tsinghua Tongfang Optical Disc Co., Ltd. All rights reserved.

第2期高速背板总线的组合式匹配方法

・79・

完整性的下冲大大减小了,其最低点的幅度也有11157V;对比图7,驱动端的波形改善明显,接收端的波形也很好。

铃现象,从而使接收端的信号完整性得到了明显提高。图9给出了在限制stub长度最大为5018cm的情况下,采用组合式匹配的仿真结果。把该仿真结果图与相应的传统终端匹配的仿真结果(图3)相比,可以清楚地看到组合式匹配的效果:无论是驱动端还是接收端的波形均得到了令人满意的改善。

(a)对无接收端stub的电路进行组合式匹配的仿真结果

图9　采用组合式匹配,中央输入两端接收的仿真结果

4　总　结

本文分析了基于GTL+收发器的高速共享总线中影响信号完整性的上冲和振铃的产生原因,并经计算和仿真验证

(b)对有接收端stub折电路进行组合式匹配的仿真波形

了组合式匹配方式在高速背板总线设计中的可行性。实际电路实验也证实了这种匹配方式是实用的。组合式匹配方式是对传统匹配方式的补充,为高速共享总线的设计开辟了新的途径[5]。

图8　对电路组合式匹配后的仿真结果

通过前面的分析和仿真结果可见,使用组合式匹配对改善信号完整性的作用显著,它大大削弱了驱动端的上冲和振

参考文献:

[1]BloodWilliamR.MecllSystemDesignHandbook[M].MOTOROLAReferenceManuals,LiteratureNumberHB205,1997.

[2]TexasInstrumentsIncorporated.GTL/BTL:ALow-SwingSolutionforHigh-SpeedDigitalLogic[M].LiteratureNumberSCEA003,1996.[3]AMPInc.Ampredictor:SignalIntegrityAnalyzer[OL].http://WWW.amp.com/ampreddictor.

[4]MOTOROLAIncorporated.TransmissionLineEffectsInPCBApplications.MOTOROLAApplication[M].NoteAN1051,1998.[5]安琪,张庆民,刘树彬1基于GTL技术的高速背板总线设计[C]1第三届全球华人智能控制与智能自动化大会,1999.

欢迎订阅《系统工程与电子技术》

(中、《系统工程与电子技术》英文版)由中国航天科工集团第二研究院、中国宇航学会、中国系统工程学会联合主办的科

技期刊,分中文和英文两个版本,中文版1979年创刊,为月刊,英文版1990年创刊,为季刊,国内外公开发行,报导内容为:系统科学,电子技术(雷达、光电探测技术等),军用系统分析,控制理论与应用,信息获取与处理,软件、算法与仿真。本刊为全国中文核心期刊《中国科学引文数据库》,核心期刊和中国科技论文统计源用刊,被《中国无线电电子学文摘》《、中国数学文摘》、

(EI)、(SA)《中国航空文摘》和《中国导弹与航天文摘》等十余种文摘和数据库收录,英文版被美国《工程索引》英国《科学文摘》

等国际知名检索系统收录。中文版曾两次荣获全国科技期刊评比二等奖。中国标准刊号为ISSN1001-506X/CN11-2422/TN

(中文版),ISSN1004-4132/CN11-3018/N(英文版);国内定价为10元(中文版)/40元(英文版),全国各地邮局均可订阅,邮

发代号为82-269(中文版)/82-270(英文版);也可与北京142信息32分箱(100854)本刊编辑部联系订阅,电话为(010)

68388406。

© 1995-2003 Tsinghua Tongfang Optical Disc Co., Ltd. All rights reserved.